Intel FPGAs

Bauelemente der Direct-RF-Reihe beinhalten FPGAs und branchenführende hochleistungsfähige Breitband- sowie Mittelfrequenzband-Datenkonverter mit Hi-Fidelity-Leistung. Diese Direct-RF-SoC-FPGAs zeichnen ...

Bauelemente der F-Reihe sind Universal-FPGAs, die auf der Intel 10-nm-SuperFIN-Prozesstechnik aufbauen. Sie sind ideal für eine breite Palette von Anwendungen in vielen Märkten, mit Funktionen wie Transceiver-Raten bis ...

Intel® Stratix® 10 FPGA und SoC FPGA bieten innovative Vorteile bei Leistung, Energieeffizienz, Dichte und Systemintegration. Mit der revolutionären Intel® Hyperflex™ FPGA-Architektur ...

... bis zu 40 % geringeren Energieverbrauch als FPGA und SoC FPGA der vorherigen Generation. Intel® Arria® 10 FPGA und SoC FPGA bietet optimale Leistung und Energieeffizienz ...

... die Arria® V GZ FPGAs weniger als 180 mW pro Kanal und bei 12,5 Gbps weniger als 200 mW pro Kanal. Arria® V GZ FPGAs verfügen auch über eine niedrigere statische Leistung mit einer Geschwindigkeitsklasse ...

... und günstige Kosten ankommt. Energiesparende FPGAs mit kleinem Formfaktor für kostensensible Anwendungen Vorteile Geringe statische Leistungsaufnahme Die Core-Fabric-Architektur der MAX® 10 FPGAs ...

... für alle. Intel® eASIC™ N5X Bausteine verfügen über eine innovative Lösung für kundenspezifische Logik, die im Vergleich zu FPGAs einen bis zu 50% niedrigeren Kern1 mit niedrigeren Stückkosten2 bietet und im Vergleich ...

Intel® eASIC™ N3X Geräte werden mit einem 28-nm-Prozess hergestellt. Intel® eASIC™ Geräte bieten eine schnelle Bereitstellungszeit für Logik-, DSP- oder anwendungsspezifische Geräte mit hoher IO-Kapazität.

... kundenspezifischen Logiklösungen und Intel® FPGAs bieten kürzeste Markteinführungszeiten, keine NRE und höchste Flexibilität. Strukturierte ASIC Intel® eASIC™ Bauelemente bieten Energie- und Kostenreduzierung von einer ...

... Cyclone V FPGAs der vorherigen Generation sowie die I/O von 12,5 Gbit/s Chip-to-Chip-Transceiver-Technologie und 6,6 Gbit/s Backplane-Support. Verbesserte Effizienz und Timing-Abschluss Die Architektur der Adaptive ...