Steuerungssoftware Catapult®

ProjektentwicklungQualitätOptimierung

Catapult verfügt über das breiteste Portfolio an Hardware-Design-Lösungen für C++ und SystemC-basierte High-Level-Synthese (HLS). Catapults physikbewusster Multi-VT-Modus mit Low-Power-Schätzung und -Optimierung sowie eine Reihe führender Verifikationslösungen machen Catapult HLS zu mehr als nur "C to RTL". Catapult-Kunden diskutieren über den Einsatz von HLS in der realen Welt In den letzten Jahren hat sich der Einsatz von HLS für das Chipdesign aufgrund der zunehmenden Komplexität von Design und Verifikation sowie des Zeitdrucks bei der Markteinführung explosionsartig entwickelt. Catapult HLS ermöglicht es Entwicklern, ihre Chips schneller auf den Markt zu bringen, indem es den gesamten Design- und Verifikationsablauf verkürzt. Catapult High-Level-Synthese-Lösungen Die High-Level-Synthese-Lösungen von Catapult bieten C++- und SystemC-Sprachunterstützung, FPGA- und ASIC-Unabhängigkeit, ASIC-Leistungsabschätzung und -Optimierung sowie die neueste physikalisch bewusste Multi-VT-Flächen- und Leistungsoptimierung, um Ihre Designs zu verbessern. Catapult High-Level Verification Lösungen Beschleunigen Sie Ihren High-Level-Verification (HLV)-Fluss mit bekannten und bewährten Methoden unter Verwendung der Catapult HLV-Plattform. Reduzieren Sie die Gesamtdurchlaufzeit und die Kosten für die SoC-Verifikation um bis zu 80 %, indem Sie High-Level Design Checking, Code/Functional Coverage und statische sowie formale Methoden einsetzen. Catapult High-Level-Synthese Finden Sie heraus, wie die Catapult High-Level-Synthese- und Verifikationsplattform es Ihnen ermöglicht, mehr zu tun und es besser zu tun. Erfahren Sie mehr über AI/ML, Deep Learning, Computer Vision, Kommunikation, Video und mehr. Die High-Level-Synthese- und Verifikationstools (HLS & HLV) von Siemens verschaffen Ihnen den nötigen Wettbewerbsvorteil.