Prozessor mit 8 Kernen ER-DSPC-30

Signaldigital

Der Einzelchip integriert acht 1GHZ Hauptfrequenz-DSP-Kerne, die mit TI C66X kompatibel sind, kompatibel mit TIs TMS320C6678-Befehlssatz, mit im Grunde der gleichen Peripherie, das Gehäuse ist das gleiche, Pin-kompatibel, und die Entwicklungsumgebung ist kompatibel mit TI CCS5.0 und darunter. Effiziente dreistufige Speicherstruktur: L1 verwendet die Haval-Struktur (L1P, L1D), L2 ist die konfigurierbare Struktur innerhalb des Kerns, und die L3-Kerne teilen sich den Speicher. L1P: 32KB/Kern, L1D: 32KB/Kern, L2: 512KB/Kern (konfigurierbar), L3: 4MB Vielfältige periphere Speicherschnittstellen, die DDR3, FLASH, ASRAM und andere Speicherschnittstellen unterstützen; 1 DDR3-Controller: 64-Bit-DDR3-Schnittstelle, Speicherbandbreite 1600MT/s; EMIF: 32-Bit-Daten, unterstützt asynchronen 16-Bit-Zugriffsmodus, unterstützt SBSRAM, synchrones FIFO, synchrone Zugriffsfrequenz 100MHz; Hochgeschwindigkeitsschnittstelle 2 serielle RapidIO-Hochgeschwindigkeitsverbindungen, jede mit 4 Lanes, 3,125-5Gbps\/Lane; 1 serielle PCIE-Hochgeschwindigkeitsverbindung: 4 Spuren, 5 Gbit/s/Spur; 1 SGMII-Ethernet-Schnittstelle: 1000M/100M/10Mbps-Rate Low-Speed-Schnittstellen: SPI, I2C, UART, GPIO, 1553B. Integrierte Peripheriegeräte: Globale Signal-Light-Register mit Multi-Core-Synchronisation; 16 Timer, konfigurierbarer Watchdog-Modus; 1 x 2-Kanal DMA mit 256 Bit Breite; 2 x 4-Kanal DMA mit 128 Bit Breite; 1 FFT-Hardware-Beschleuniger Prozess: 28nm CMOS-Prozess Betriebsspannung: VCC(IO)=1,8V, VCC(Core)=0,9V (±5%)