Projektentwicklungssoftware HDL Verifier™

KontrollCPLD FPGA und Mischsignal

Überprüfen Sie, dass VHDL und Verilog unter Verwendung HDL-Simulatoren und FPGA-in-d-Schleifentest benchesHDL Verifier™ automatisch Prüfstände für Entwurfsüberprüfung Verilog® und VHDL® erzeugt. Sie können MATLAB® oder Simulink® verwenden, um Ihren Entwurf direkt anzuregen und seine Antwort unter Verwendung HDL-cosimulation oder FPGA-in-d-Schleife mit Brettern Xilinx® und Intel® FPGA dann zu analysieren. Diese Annäherung beseitigt den Bedarf, alleinstehendes Verilog zu schreiben, oder VHDL-Prüfstände .HDL Kontonummernprüfgerät erzeugt auch Komponenten, die MATLAB- und Simulink-Modelle gebürtig in den Simulatoren von Cadence®, Mentor Graphics® und von Synopsys® wiederverwenden. Diese Komponenten können als Überprüfungskontrolleurmodelle oder als Anregungen in komplexerer Prüfstandumwelt wie denen benutzt werden, die verwenden die Universalüberprüfungs-Methodologie (UVM)