FPGA Karte / PCI-Express 100996A1

Dieses Produkt ist hinzufügen auf Begleiterbrett des PCIed, PCIem, PCIe Bretter das wahlweise freigestellte. Dieses wird in jenen Fällen empfohlen, in denen eine lokale CPU (z.B. NIOSII Kern) für das Verbessern von Systemsleistungen, wie UnterbrechungsAntwortzeit oder eingeweihte Aufbereitung angefordert wird. Der NIOSII Prozessor ist in der Lage, bis zur 200MHz Taktfrequenz, unter Verwendung der verbraucherbestimmten Anweisungen zu laufen, dem Benutzer erlaubend, Hochleistungs- in engagierten Anwendungen sehr zu erzielen. Außerdem kann mehrfaches NIOS (bis 4 Kerne) instantiated auf dem FPGA. Um die Zahl den Fpga Input-/Outputstiften zu verringern, die erfordert werden um den Gebrauch von den Brettern J2 zu erlauben der GEB Unternehmen FPGA, ist das SRAM Brett mit einer teilweisen multiplexen Adressen-/Daten-Schnittstelle entworfen worden. Zu dem Kunden helfen, sie auf ihr zu verwenden lassen Entwürfe GEB, das Unternehmen gewesen ist, vorhanden einen parametrischen MSRAM Kontrolleur IP benutzt werden kann, um das SRAM Modul zum Avalon Bus anzuschließen. Es enthält die Logik, die benötigt wird, um die Bits des Avalon Busses aufzuspalten 32, die, Zyklus in einem Adressenschub (wenn sein erforderliches) und zwei Datenzyklen senden. Das MSRAM IP ist in der Lage, den Buszyklus herzustellen, der zur Busgeschwindigkeit während der Kompilation Zeit festsetzt.