Doppelader-Prozessor PC8572E

FEATURES - Zwei eingebettete e500-Kerne, skalierbar bis zu 1,5 GHz - 6897 MIPS bei 1500 MHz (geschätztes Dhryston 2.1) - 36-Bit physikalische Adressierung - Erweiterte Hardware- und Software-Debug-Unterstützung - Doppelpräzise Gleitkommaeinheit - Speicherverwaltungseinheit - Integrierter L1/L2-Cache - L1 Cache: 32 KB Daten und 32 KB Befehls-Cache mit Line-locking Unterstützung - Gemeinsamer L2-Cache: 1 MB mit ECC - L1 und L2 Hardware-Kohärenz - L2 Konfigurierbar als SRAM, Cache und I/O-Transaktionen können konfiguriert werden in L2-Cache-Regionen gespeichert werden - Integrierter DDR-Speichercontroller mit voller ECC-Unterstützung, Unterstützende: - 333 MHz Taktfrequenz (667 MHz Datenrate), 64-Bit, 1,8V SSTL, DDR2 SDRAM - 400 MHz Taktfrequenz (bis zu 800 MHz Datenrate), 64-Bit, 1.5V SSTL, DDR3 SDRAM - Anwendungsbeschleunigungsplattform - Erweiterte TLU - Integrierte Security Engine mit Unterstützung von DES, 3DES, MD-5, SHA-1/2, AES, RSA, RNG, Kasumi F8/F9 und ARC-4 Verschlüsselungsalgorithmen - Integriertes PME (Regular Expression) - Paket-Entleerungsmaschine - Integrierte Security Engine mit XOR - Vier On-Chip-Ethernet-Controller mit dreifacher Geschwindigkeit, die Folgendes unterstützen 10 und 100 Mbit/s und 1 Gbit/s Ethernet/IEEE 802.3 Netzwerke mit MII, RMII, GMII, SGMII, RGMII, RTBI und TBI Physisch Schnittstellen und IEEE 1588 - TCP/IP Prüfsummenbeschleunigung und erweitertes QoS Merkmale - Verlustfreie Durchflusskontrolle - Universell einsetzbare I/Os - Serielle RapidIO- und PCI Express-Hochgeschwindigkeitsverbindung Schnittstellen - On-Chip-Netzwerk (OCeaN) Switch Fabric (Switch Fabric) - 133 MHz, 32-Bit, 3,3V I/O, lokaler Bus mit Speicher Steuerung - Dualer integrierter DMA-Controller - Dual I 2 C und DUARTS - Programmierbare Unterbrechungssteuerung - IEEE 1149.1 JTAG Test Zugriffsanschluss - 1.1V Kernspannung mit 3.3V/2.5V/1.8V I/Os - 1023-pin PBGA Gehäuse