Logik-Gate / CMOS 74AUP, 74LVC series

Standard

Die Advanced Ultra Low Power (AUP) CMOS-Logikfamilie wurde entwickelt für niedrige Leistung und lange Akkulaufzeit in mobilen Anwendungen. Der 74AUP2G34 ist ein Dual-Puffer-Gate mit Standard-Push-Pull-Ausgängen ausgelegt für den Betrieb über einen Spannungsversorgungsbereich von 0,8V bis 3,6V. Das Gerät ist vollständig spezifiziert für partielle Abschaltanwendungen unter Verwendung von IOFF. Die IOFF-Schaltung deaktiviert den Ausgang, um Schäden zu vermeiden stromrückfluss beim Ausschalten des Geräts Funktionen und Vorteile Fortschrittliches CMOS mit extrem niedriger Leistung (AUP) Versorgungsspannungsbereich von 0,8V bis 3,6V ±4mA Ausgangsantrieb bei 3,0V Geringe statische Leistungsaufnahme ICC < 0,9μA Geringe dynamische Leistungsaufnahme CPD = 6pF Typisch bei 3,6V Schmitt-Triggerwirkung an allen Eingängen macht die Schaltung tolerant für langsamere Eingangsanstiegs- und Abfallzeiten. Die Hysterese beträgt typischerweise 250mV bei VCC = 3,0V IOFF unterstützt den partiellen Power-Down-Modus ESD-Schutz nach JESD 22 Übertrifft 200-V-Maschinenmodell (A115-A) Übertrifft 2000-V Menschliches Körpermodell (A114-A) Überschreitet 1000-V-Modell des geladenen Geräts (C101C) Latch-Up überschreitet 100mA nach JESD 78, Klasse II Leadless-Pakete nach JESD30E DFN1410 bezeichnet als X2-DFN1410-6 DFN101010 bezeichnet als X2-DFN101010-6 DFN0910 bezeichnet als X2-DFN0910-6 Absolut bleifrei und vollständig RoHS-konform Halogen- und antimonfrei. Grünes Gerät