Digitalisierer / bis 62,5 MS/s

64 Kanäle12-BitPCIe

Das V1740 ist ein 6HE-VME-Modul mit 1 Einheit, das einen 64-Kanal-12-Bit-Flash-ADC-Wellendigitalisierer mit 62,5 MS/s (65 MS/s bei Verwendung eines externen Taktgebers) und einer Eingangsdynamik von 2 Vss (single ended) an zwei ERNI-SMC-Anschlüssen enthält. Versionen mit 10 Vss (single ended) Eingangsvollbereich sind ebenfalls erhältlich (V1740A/V1740C). Die DC-Offset-Anpassung (Bereich ±1 V / 5 V) durch programmierbare 16-Bit-DACs (einer für jede 8-Kanal-Gruppe) ermöglicht eine korrekte Abtastung eines bipolaren (Vin = ±1 V / 5 V) bis hin zu einem vollen positiven (Vin = 0 ÷ +2 V / 10 V) oder negativen (vin = 0 ÷ -2 V / 10 V) analogen Eingangsausschlag ohne Verlust der dynamischen Auflösung. Das Modul verfügt über einen frontseitigen Takteingang und -ausgang sowie eine PLL zur Taktsynthese aus internen/externen Referenzen. Der Datenstrom wird kontinuierlich in einen Ringspeicherpuffer geschrieben. Wenn der Trigger auftritt, schreibt das FPGA weitere N Samples für den Post-Trigger und friert den Puffer ein, der entweder über VMEbus oder Optical Link gelesen werden kann. Die Erfassung kann ohne Totzeit in einem neuen Puffer fortgesetzt werden. Jeder Kanal verfügt über einen SRAM Multi-Event Buffer, der in 1 ÷ 1024 Puffer programmierbarer Größe unterteilt ist. Das Auslesen (über VMEbus oder Optical Link) eines eingefrorenen Puffers ist unabhängig von den Schreiboperationen im aktiven Puffer (ADC-Datenspeicher). Zwei Größen des digitalen Kanalspeichers sind durch Bestelloptionen verfügbar: 192 kS/ch (Mod. V1740/V1740C) und 1,5 MS/ch (Mod. V1740A/V1740B). Der V1740 unterstützt die Multi-Board-Synchronisation, die es ermöglicht, alle ADCs auf eine gemeinsame Taktquelle zu synchronisieren und die Ausrichtung der Trigger-Zeitstempel sicherzustellen. Einmal synchronisiert, werden alle Daten über mehrere V1740-Karten hinweg abgeglichen und kohärent sein.