6U VME64-Modul mit 1 Einheit
1k, 2k, 4k 8k, 16k Peak Sensing ADC
64 Eingangskanäle, single-ended, mit 68-poligem Dual Row ERNI SMC-Anschluss (Zin: 2,5 kΩ)
Akzeptiert positive und negative Eingänge
4 Vpp oder 8 Vpp Full Scale Range per Software wählbar (3,75 Vpp und 7,5 Vpp bei aktivierter gleitender Skala)
Common-Gate-Modus (64 Kanäle gleichzeitig umsetzbar) mit linearer Gate-Breite oder per Software programmierbar
Geringe Totzeit (ca. 50 ns nach Schließen des vorherigen Gates)
Sliding-Scale-Algorithmus zur DNL-Reduzierung
Nullunterdrückung mit programmierbarer Schwelle
Multi-Ereignis-Puffer (1024 Ereignisse)
VME64 und Optical Link (CAEN CONET proprietäres Protokoll) Kommunikationsschnittstellen
Windows- und Linux-Treiber, C-Bibliotheken, Demo-Software
Firmware durch den Benutzer aktualisierbar
Übersicht
Der V1741 ist ein Digital Peak Sensing ADC, der zu einer neuen Generation von Detektorauslesesystemen gehört, die auf einer gemischt analog-digitalen Erfassungskette basieren und eine hohe Kanaldichte (64 Kanäle) mit einer niedrigen Totzeit kombinieren. Die FLASH-ADC-Architektur ermöglicht eine extrem niedrige Umwandlungszeit der Impulsspitze, so dass neue Umwandlungen in weniger als 50 ns nach dem Schließen der vorherigen Gates stattfinden.
Die Wandlungsverstärkung reicht von 1k bis zu 16k Kanälen mit einer niedrigen differentiellen Nichtlinearität (DNL) dank der Gleitenden Skala.
Der FPGA empfängt das typische langsame Signal von einem ladungsempfindlichen Vorverstärker, gefolgt von einem Formverstärker (z. B. CAEN N1068), und identifiziert die Impulsspitze innerhalb eines Gatters mit Hilfe von digitalen Filtern. Der Energiewert wird zusammen mit der Ankunftszeit des Ereignisses zunächst in einem 1024-Multi-Event-Puffer gespeichert
---