Programmierbare FastDSP-Audioverarbeitungs-Engine
Bis zu 768 kHz Abtastrate
Biquad-Filter, Limiter, Lautstärkeregler, Mixing
Tensilica HiFi 3z DSP-Kern
Vierfacher MAC pro Zyklus: 24 x 24-Bit-Multiplikator und 64-Bit-Akkumulator
Flexibler Leistungsmodus: 24,576 MHz, 49,152 MHz, 73,728 MHz und 98,304 MHz
336 kB Gesamtspeicher
JTAG-Debugging und Trace
24-Bit-ADCs und -DACs mit niedriger Latenzzeit
106 dB SNR (Signal durch ADC mit A-bewertetem Filter)
110 dB kombinierter SNR (Signal durch DAC und Kopfhörer mit A-bewertetem Filter)
Programmierbare MAC-Engine mit doppelter Präzision für maximal 24-stufigen Equalizer
Abtastraten der seriellen Schnittstelle von 8 kHz bis 768 kHz
5 μs Gruppenverzögerung (fS = 768 kHz) von Analogeingang zu Analogausgang mit FastDSP-Bypass (Nullanweisungen)
3 analoge Differenz- oder unsymmetrische Eingänge, konfigurierbar als Mikrofon- oder Leitungseingänge
8 digitale Mikrofoneingänge
Analoger differenzieller Audioausgang, konfigurierbar als Line-Ausgang oder Kopfhörerausgang
2 PDM-Ausgangskanäle
PLL, die jede Eingangstaktrate von 30 kHz bis 36 MHz unterstützt
Asynchrone 4-Kanal-Abtastratenwandler (ASRCs)
2 serielle 16-Kanal-Audioanschlüsse, die I2S, linksbündig, rechtsbündig oder bis zu TDM16 (TDM12 im Turbo-Modus) unterstützen
8 Interpolatoren und 8 Dezimatoren mit flexiblem Routing
Stromversorgungen
Analog AVDD bei 1,8 V typisch
Digital I/O IOVDD bei 1,1 V bis 1,98 V
Digital DVDD bei 0,85 V bis 1,21 V
Kopfhörer HPVDD bei 1,8 V typisch
Kopfhörer HPVDD_L bei 1,2 V bis HPVDD
Steuer-/Kommunikationsschnittstellen
I2C-, SPI- oder UART-Steueranschlüsse
Vierfach-Master-SPI (QSPI)
UART-Kommunikationsanschluss
Selbst-Boot von QSPI-Flash
Flexible GPIO und IRQ
56-Kugel, 0,35 mm Abstand, 2,980 mm × 2,679 mm WLCSP
---