SHARC+ Kern-Infrastruktur
400MHz (max) Kerntaktfrequenz
640KB On-Chip Level 1 (L1) SRAM-Speicher (mit Parität) erhöht die Leistung bei niedrigen Latenzzeiten
32-Bit-, 40-Bit- und 64-Bit-Gleitkomma-Unterstützung
32-Bit Festkomma
Byte-, Kurzwort-, Wort- und Langwortadressierung
Speicher
256KB On-Chip Level 2 (L2) SRAM mit ECC-Schutz - macht externen Speicher in vielen Anwendungsfällen überflüssig
Eine Level 3 (L3)-Schnittstelle, die für geringen Stromverbrauch optimiert ist und eine 16-Bit-Schnittstelle zu DDR3-SDRAM-Bausteinen bietet (unterstützt 1,35 V-fähige DDR3L-Bausteine)
16-Bit-DDR/DDR3L-Speicher-Controller
1.35-V-Unterstützung für DDR3L
Erweiterte Hardware-Beschleuniger
Verbesserte FIR/IIR-Offload-Engines, die mit Core-Taktfrequenz für zusätzliche Verarbeitungsleistung laufen
Sicherheits-Krypto-Engines mit OTP
Leistungsstarkes DMA-System
Innovative digitale Audioschnittstelle (DAI) umfasst:
8x Full SPORT Schnittstellen mit TDM & I2S Modi
2x S/PDIF Rx/Tx, 8 ASRC-Paare
4x Präzisions-Taktgeneratoren
28 Puffer
Andere Peripherieanschlüsse/Schnittstellen:
2x Quad SPI, 1x Octal SPI
MLB 3-polig
6x I2C, 3x UARTs
2x Link-Anschlüsse
10x General Purpose Timer, 1x General Purpose Counter
2x Watchdog-Timer
4-ch 12bit Housekeeping ADCs
40 GPIO-Pins, 28 DAI-Pins
Thermischer Sensor
17mm x 17mm (0,8mm Abstand) 400-Kugel CSP_BGA
Sicherheit und Schutz
Krypto-Hardware-Beschleuniger
Schnelles sicheres Booten mit IP-Schutz
Verbesserte FIR- und IIR-Beschleuniger, die bis zu 1 GHz laufen
AEC-Q100-qualifiziert für Automobilanwendungen
---